半導体の成膜技術とは？重要な工程や装置の種類をわかりやすく解説

半導体製造は、シリコンウェーハ上に微細な回路を形成する多数の工程で構成されます。
その中でも、薄膜を形成する「成膜技術」は、半導体の性能を左右する極めて重要な工程です。
この技術には様々な種類があり、目的の膜種や特性に応じて最適な方法が選択されます。
本記事では、半導体における成膜技術の基本から、代表的な成膜方法、そしてそれらを支える製造装置について解説していきます。

半導体における成膜技術とは、シリコンウェーハと呼ばれる基板の表面に、特定の機能を持つ薄い膜を形成する技術全般を指します。
この膜は、厚さが数ナノメートルから数マイクロメートルと極めて薄く、絶縁膜、導体膜、半導体膜といった異なる電気的特性を持っています。
半導体デバイスは、これらの多種多様な薄膜を何層にもわたって精密に積み重ねることで、複雑な電子回路を構成しています。
つまり、成膜は半導体の性能や品質を決定づける土台となるプロセスであり、目的とする膜の材質や構造に応じて、後述する様々な手法が使い分けられます。

半導体製造プロセスは、主に成膜、フォトリソグラフィ、エッチングという3つの工程を繰り返すことで進行します。
まず成膜工程でウェーハ上に薄膜を形成し、次にフォトリソグラフィ技術でその上に回路パターンを転写します。
そして最後のエッチング工程で、パターンが描かれた部分以外を削り取ることで、目的の回路形状を作り出します。
この一連のサイクルを何十回も繰り返すことで、ウェーハ上には複雑で立体的な半導体回路が形成されていくのです。
したがって、成膜工程は回路の基礎となる層を提供する最初のステップであり、この工程で形成される膜の品質が、後続のエッチング工程の精度や、最終的な半導体デバイスの性能に直接的な影響を及ぼします。

半導体製造で用いられる成膜技術は、膜を形成する際の物理的・化学的な原理によって、いくつかの種類に大別されます。
原料ガスを化学反応させて膜を堆積させるCVD（化学気相成長法）や、材料を物理的に叩き出して付着させるPVD（物理気相成長法）がその代表例です。
その他にも、シリコン自体を酸化させる熱酸化法や、原子レベルで精密な制御が可能なALDなど、目的とする膜の材質、厚さ、品質に応じて最適な技術が選択されます。

CVD（ChemicalVaporDeposition）は、日本語で「化学気相成長法」と呼ばれ、原料となるガスを反応容器内に導入し、化学反応によって薄膜を形成する技術です。
具体的には、ウェーハを高温に加熱したり、プラズマを発生させたりすることでガスを分解・反応させ、その生成物をウェーハ表面に堆積させます。
この方法の大きな特徴は、複雑な凹凸構造を持つ表面に対しても、膜が回り込むように均一な厚さで形成される「つきまわり性（ステップカバレッジ）」に優れている点です。
そのため、絶縁膜である酸化シリコン（SiO2）や窒化シリコン（SiN）、配線材料のタングステン（W）など、多岐にわたる膜の形成に利用されています。

PVD（Physical Vapor Deposition）は、「物理気相成長法」と訳され、化学反応を伴わずに物理的なプロセスで薄膜を形成する技術の総称です。
代表的な手法に「スパッタリング法」と「真空蒸着法」があります。
スパッタリング法は、真空にした容器内でターゲットと呼ばれる成膜材料にアルゴンなどの不活性ガスイオンを高速で衝突させ、叩き出されたターゲットの原子をウェーハに付着させる方法です。
一方、真空蒸着法は、成膜材料を高温で加熱して蒸発させ、その蒸気をウェーハ表面で冷却・堆積させます。
PVDは主に金属膜の形成に用いられ、アルミニウムや銅などの配線材料の成膜に不可欠な技術となっています。

熱酸化法は、他の成膜技術とは異なり、外部から材料を堆積させるのではなく、シリコンウェーハそのものを反応させて膜を形成する技術です。
具体的には、800℃から1200℃程度の高温環境で、ウェーハを酸素（ドライ酸化）や水蒸気（ウェット酸化）にさらすことで、表面のシリコン（Si）を酸化させ、二酸化ケイ素（SiO2）の膜を成長させます。
この方法で形成された酸化膜は、シリコン基板との界面が非常に清浄で、電気的な特性に優れた極めて高品質な絶縁膜となります。
そのため、半導体デバイスの性能を左右するトランジスタのゲート絶縁膜など、特に高い信頼性が求められる部分に適用される重要な技術です。

ALD（Atomic Layer Deposition）は「原子層堆積法」と呼ばれ、原子レベルで膜厚を精密に制御できる成膜技術です。
CVDの一種とされますが、そのプロセスは特徴的です。
原料となる2種類以上のガス（プリカーサ）を交互に、パージガスを挟みながら反応容器内に導入します。
各ステップでは、ウェーハ表面で自己停止的な化学吸着反応が起こるため、膜が1原子層ずつ積み重なるように成長します。
このプロセスにより、膜厚をオングストローム単位（1オングストロームは0.1ナノメートル）で極めて正確に制御可能です。
また、非常に複雑な三次元構造の隅々にまで均一な膜を形成できるため、微細化が進む最先端の半導体製造において不可欠な技術となっています。

めっき法は、金属イオンを含む溶液（めっき液）にウェーハを浸し、電気化学的な作用を利用して目的の金属膜を形成する技術です。
半導体製造では、特に銅（Cu）配線の形成に用いられます。
微細化された回路では、あらかじめ溝を掘っておき、その溝を金属で埋め込むダマシン法という手法が主流です。
めっき法は、この非常に細くて深い溝や穴の内部に、空隙（ボイド）を生じさせることなく、底から完全に銅を埋め込む能力に優れています。
ガスを用いるCVDやPVDと比較して、比較的低温のプロセスで成膜速度が速いという利点もあり、高密度な多層配線構造を実現するためのキーテクノロジーの一つです。

これまで解説してきた多様な成膜技術は、それぞれ専用の成膜装置によって実現されます。
これらの装置は、真空環境の生成維持、原料ガスの精密な流量制御、ウェーハ温度の均一な管理といった、高品質な薄膜を形成するための高度な技術の結晶です。
CVD装置、PVD装置、ALD装置など、目的の成膜法に応じて異なる構造や機能を持っています。
世界中の名だたる半導体製造装置メーカーが、より高性能で生産性の高い成膜装置の開発を競っています。

本記事では、半導体製造における成膜技術について解説しました。
成膜とは、シリコンウェーハ上に絶縁、導電、半導体といった様々な機能を持つ薄膜を形成する工程です。
その手法は、ガスの化学反応を利用するCVD、物理現象を用いるPVD、ウェーハ自身を酸化させる熱酸化法、原子レベルで制御するALDなど多岐にわたります。
これらの技術は、形成したい膜の材質、厚さ、品質、そして下地の形状などに応じて使い分けられます。
半導体デバイスの微細化と高機能化が進行する現代において、原子レベルでの膜厚制御や複雑な三次元構造への均一な成膜が可能な技術の役割は、ますます大きくなっています。